انجام پایان نامه

درخواست همکاری انجام پایان نامه  بانک مقالات رایگان انجام پایان نامه

سفارش پایان نامه

|

انجام پایان نامه ارشد

 پایان نامه 

پایان نامه‏ برق و الکترونیک

انجام پایان نامه‏ ارشد برق و الکترونیک

چكيده
شبيه سازي و پياده سازي مدار سخت افزار پايه به كمك VHDL  .
در اين پروژه يك مدار سخت افزاري با 17 ورودي و 2 خروجي از نوع  qit كد نويسي و شبيه سازي شده و براي پيكربندي روي چيپ هاي FPGA  يا  CPLD  آماده شده است .
كد نويسي اين مدار بوسيله زبان VHDL و شيه سازي آن بوسيله نرم افزار model sim  صورت گرفته است . مراحل آناليز و سنتز قطعه كد هاي VHDL توسط دو برنامه   foundation 2.1و FPGA express  از شركت xilinx  انجام شده است .
در صفحات بعدي اين مقاله هر قسمت از روال فوق را كه عبارت اند از : كد نويسي اوليه و مشكلات كامپايل ، آناليز قطعه كدهاي غير استاندارد ، استاندارد كردن قطعه كدها و سنتز آنها مي باشد . بطور كامل توضيح داده ام . همچنين در پايان در قسمت اجرايي نحوه توليد فايل باينري نهايي جهت برنامه ريزي روي چيپ  XC4005XLPC84 كه يك FPGA  از خانواده XC4000XL است را مشاهده مي كنيد .
اميد دارم با مطالعه اين مقاله به اطلاعات شما در اين زمينه افزوده شود .

 
مقدمه    
طي چند دهه اخير ،مدارهاي الكترونيكي پيشرفت قابل ملاحظه اي داشته اند . با پيچيده تر شدن هرچه بيشتر اين مدارها ،نياز به يافتن روشهايي است كه سيستمها را بتوان با مجتمع سازي و جزئيات بيشتر طراحي و پياده سازي نمود. قطعات قابل برنامه ريزي و FPGA ها ،آي سي هايي هستند كه به تبع اين پيشرفتها به بازار عرضه شده اند .  هزينه  ساخت كم و جزئيات زياد اين آي سي ها نسبت به حجم آنها،همچنين قابليت برنامه ريزي شدن اين قطعات بوسيله برنامه هاي نرم افزاري معمول و نرم افزارهاي طراحي شماتيك باعث افزايش كاربرد اين قطعات شده است . چنين پيش بيني مي شود كه  با وجود اين پيشرفت،آينده در تسخير اين  قطعات قرار گيرد تا جائيكه بتوان بوسيله آنها تمامي يك سيستم پيچيده را به سادگي طراحي و اجرا نمود .
در اين ميان زبان توصيف سخت افزاري VHDL  نقش مهمي را در طراحي و شبيه سازي مدارات سخت افزاري به عهده دارد . در اين قسمت لازم مي دانم تا توضيحي اجمالي از نحوه عملكرد و مزاياي اين زبان به شما ارائه كنم .

مروري بر VHDL
VHDLروش توسعه يافتهاي از توصيف رفتار سيستمهاي منطقي به وسيله روابط منطقي است . اين زبان بسياري از مشخصه هاي روابط منطقي و روابط حالت را در درون خود دارد .
 زبان VHDL امروزه به عنوان استاندارد صنعتي MIL STD 454L معرفي شده است و تمامي طرحهاي ASIC مربوط به دپارتمان دفاع ايالت متحده آمريكا بايد طبق اين زبان استاندارد نوشته شوند .
اين زبان به عنوان قسمتي از پروژه VHSIC (مدارهاي مجتمع با سرعت خيلي بالا ) ارائه شده است و به وسيله آن مي توان ASICهاي پيچيده را بدون مراجعه به تكنولوژي مشخصي ،تعريف و شبيه سازي نمود . زماني كه يك مدار به وسيله اين زبان تعريف مي گردد . مي توان آنرا به هر پروسه منطقي و يا بر روي ماژولهاي طراحي شده توسط هريك از توليدكننده هاي ابزارهاي منطقي انتقال داد .


 (VHSIC HDL) VHDL يك سيستم منطقي را بصورت ساختار بالا باپائين توصيف مي كند . براي بدست آوردن توصيفي از يك سيستم به صورت ساختار بالا به پايين ،سيستم را به صورت مجموعة اي از زيرسيستمها تقسيم مي كنيم كه بوسيله يك سري رابطه به هم متصل مي گردند هريك از اين زيرسيستمهاي بالايي را مي توان به توابع و زيرسيستمهاي كوچكتر تقسيم كرد . اين عمل همچنان ادامه مي يابد تا به پائين ترين سطح از سيستم دست بيابيم كه در اين سطح هريك از سيستم ها را مي توان بوسيله گيتها و ماژولهاي آماده ديگر طراحي نمود .
به اين ترتيب ، بدليل آنكه هريك از طبقات اين ساختار منطقي به صورت يكتا مشخص شدهاند ،هريك از آنها را ميتوان به تنهايي شبيه سازي نمود و تابع منطقي اجرا شده بوسيله آنها را آزمايش كرده و خطاهاي احتمالي را برطرف نمود . ابتدا صحت عملكرد پايين ترين طبقه اين سيستم را آزمايش كرده و با تركيب زير سيستمهاي پايين تر به زيرسيستمهاي پيچيده تر مي رسيم تا جائيكه به طرح سيستم موردنظر كه در بالاترين طبقه اين ساختار وجود دارد برسيم . پس از انجام اين عمل ، به مرحله تركيب مي رسيم كه در آن كل طرح را پياده كرده وسپس براي بدست آوردن پارامترهاي زماني آن ،عمل شبيه سازي را انجام مي دهيم .
اين طرح سلسله مراتبي به طراح اجازه مي دهد تا بدون مشخص كردن نوع تكنولوژي ابزارهاي استفاده شونده و يا قسمت كردن طرح به ابزارهاي مختلف ،بتواند سيستم را به طور كامل تعريف نمايد . به اين ترتيب ، مي توان يك سيستم كامل را بدون مشخص كردن يك ابزار خاص تعريف و آزمايش كرد . ماژولها به صورت جداگانه طراحي مي شوند و مي توان از آنها در طرحهاي آينده نيز استفاده نمود . به عبارت ديگر  براي هر طرح كتابخانه اي از توابع وجود دارد كه مي توان آنها را براي استفاده آينده ذخيره كرد. در اين پروژه نيز از توابع و جداول و كتابخانه هاي مجتمع تحت عنوان basic-utility  استفاده شده است .
در زمان حاضر تعدادي از  زبانهاي توصيف كننده مدارات سخت افزاري مانندVerilog , TI – HDL ,TEGAS , CONLAN , CDL , AHDL     وجود دارند كه در اين ميان زبانهاي , AHDL,Verilog ABEL  از كاربرد و اهميت بيشتري برخوردارهستند . با تحقيقاتي كه  تاكنون انجام داده ام ، از نظر من           زبان VHDL  قويترين و پر كاربردترين زبانهاي توصيفگر سخت افزار است كه امكانات زيادي را به كاربر مي دهد تا مدار سخت افزاري مورد نظر خود را هر چه كه پيچيده باشد بواسطه اين زبان توصيف كرده و كد نويسي كند . البته كار با زبان VHDL براي كساني كه تازه پا به اين عرصه گذاشته اند كمي دشوار است و ممكن است با خطاهاي زيادي درطول كد نويسي و كامپايل روبرو شوند . لذا شناخت كامل و دقيق اين زبان و مزاياي آ‌ن نسبت به ساير  روشهاي توصيفي را ، داراي اهميت زيادي مي دانم . زيرا اگر ما در قسمت شبيه سازي و كد نويسي مدار سخت افزاري بوسيله VHDL دچار اشكال شويم يا مدار سخت افزاري را بصورت استاندارد كد نويسي نكنيم اگر چه كه قطعه كد قابل كامپايل و شبيه سازي باشد ولي در قسمت آناليز و سنتز قطعه كدها با مشكلات زياد و غيرقابل حلي مواجه مي شويم كه در برخي اوقات ما رامجبورمي كنند تا طرح هود را دوباره به يك روش ديگري كد نويسي كنيم . همانطور كه در عنوان پروژه ذكر شده ، كار اصلي اينجانب شبيه سازي و كدنويسي يك مدار سخت افزاري بوده كه به مرحله سنتز و آماده براي پيكر بندي روي چيپ هاي FPGA  يا  CPLD  رسيده است .
در ابتدا سعي شده تا مدار سخت افزاري نمونه كه يك  Voter    هوشمند است ( انتخابگر و توليد كننده خروجي از بين چند ورودي ) بوسيله زبان توصيف سخت افزاري VHDL  كد نويسي شود .
اين كار با در نظر گرفتن تمامي تاخير هاي ممكن از اعمال ورودي تا فراهم شدن خروجي آن انجام گرفته است . سپس قطعه كدهاي حاصل شده بوسيله برنامه كامپيوتري  model sim  شبيه سازي شده و با اعمال ورودي به برنامه خروجي آن توليد شده و خطاهاي احتمالي مدار چه از نظر منطقي و چه از نظر مدت زمان تاخير شناسايي شده و رفع گرديده است .
پس از اتمام كار شبيه سازي توسط برنامه كامپيوتري model sim  و اطمينان از صحت عملكرد آن ، قطعه كدها را به صورت استاندارد و قابل سنتز براي پيكر بندي روي چيپ هاي FPGA  يا  CPLD تبديل كرده ام .
كار آناليز و سنتز قطعه كدها به كمك دو برنامه كامپيوتري ساخته شركت  xilinx  با نامهاي  FPGA expresss  و foundation 2.1  انجام گرفته است .
طرحهاي سطح گيت مدار اصلي و اجزاء آن توسط نرم افزار FPGA express  توليد شده كه درصفحات اين مقاله به چاپ رسيده است .
همچنين فايل باينري نهايي براي پيكر بندي روي چيپ ها توسط نرم افزار foundation 2.1 توليد شده كه نمونه آن را نيز مي توانيد درپيوست ؟  مشاهده بفرماييد . كليه عمليات و گزارشاتي كه در طي اين روال توليد شده را تا جاي ممكن در صفحات اصلي اين مقاله شرح داده ام .








انجام پایان نامه

، انجام پایان نامه ارشد، انجام پایان نامه، پایان نامه

برای دیدن ادامه مطلب از لینک زیر استفاده نمایید

 دانلود مقاله | انجام پایان نامه

سفارش پایان نامه